【摘　要】　对光栅传感器原始旌旗灯号进行细分是采取各类光栅器件进行高精度地位测量、角度测量过程中弗成或缺的一个环节。细分办法多种多样，针对各类现有的登着螫细分筹划并结合实际应用，本文采取纯硬件查表、轨迹计数等办法，实现了针对测角传感器旌旗灯号的64倍频，同时将其成功地应用于交换伺服的全闭环体系，极大年夜地改良了体系的沃森传感器定位精度。
关键词：光栅传感器，测量，细分

1　引　言

今朝，各类伺服驱动器及其应用中广泛采取光栅装配作为速度测量、地位测量的敏感元件。并且，广泛采取两路正角榭雳的情势，体系的及时性请求极高。是以，对于光栅编码器的旌旗灯号的细分等重要处理环节，一方面集中推敲进步分辨率的问题，同时，须要推敲及时性的问题。

尽管高速单片机、DSP等高速数字处理器件的应用可以极大年夜地改良体系的及时性，然则做除法运算仍需较长的时光，大年夜约为几百微秒，无法知足体系及时性的请求，是以，软件细分的办法受到了限制。

今朝，有很多采取纯硬件进行细分的办法，如，电阻链细分，空间细分，锁相倍频，还有两种办法的结合应用等。上述几种办法在实际应用中被广泛采取，特别是电阻链细分，在低倍频的情况下是一种很好的筹划。然则在高倍频的情况下，弗成避免地出现大年夜量应用比较器的情况，以及比较器逝世区（滞后区）问题，难声调节。空间细分的办法中，重要解决的问题是切割电平精准的问题，个中的三角波切割三角波的筹划有很多长处，可以改变应用过零比较造成的细分误差。然则仍然存在大年夜量应用比较器的问题，调节起来比较繁琐。锁相倍频细分的办法，一方面，成本较前两种高，另一方面，受情况温度的影响比较大年夜，实际的应用中很少采取。本文大年夜道理上推敲了一种新的细分筹划，应用取绝对值，八卦限理论，应用ASIC器件（速度为纳秒级）对旌旗灯号进行逻辑运算和处理等一整套纯粹硬件的旌旗灯号细分筹划，并经由过程调试和实际应用，验证了该筹划的可行性。

2　细分道理及框图

细分重要由以下几个部分构成，取绝对值、提取卦限旌旗灯号、A／D转换、查细分表、逻辑运算等。体系框图如图1所示。

滤波、放大年夜、整形电路对于输入原始旌旗灯号sinx、cosx进行初步处理，在幅值、对称性、正交性等方面知足后续电路的请求。取绝对值电路根据二极管截止导通特点，并结合根本运算放大年夜器的根本工作道理，设计硬件电路，使其uo＝｜ui｜输出，实现对输入旌旗灯号的倍频，两路旌旗灯号交错形成八个卦区以及响应的卦限旌旗灯号。
A／D转换模块对绝对值旌旗灯号进行采样转化，如图2所示：模仿多路开关在卦限控制旌旗灯号的感化下，对绝对值旌旗灯号进行选择，其输出分别作为A／D转换的输入旌旗灯号和参考旌旗灯号。A／D转换受控于采样控制旌旗灯号，其输出数据与采样时刻的相位旌旗灯号对应。

如不雅将该数据与相位之间的对应关系用一张表来描述，就是我们所建立的细分表。然则因为细分倍数的不合，两者之间并不是一一对应关系。

3　硬件设计与调试

大年夜道理上可以看出，该细分模块的技巧关键是比较器整形产生的卦限旌旗灯号和A／D模块产生的地址旌旗灯号必须同步，这是可否精确细分的关键。是以，在电路设计过程中，比较器的滞后及其抗干扰才能是必须推敲和解决的问题。在抗干扰方面，采取差分放大年夜，可以有效地克制共模干扰。推敲其滞后问题，采取整形电路与取绝对值电路分别，可以经由过程调节各个运放的直流参数，使得卦限旌旗灯号与绝对值旌旗灯号可以或许近伴随步，不然，产生的细分方波将会在过零处变得纷乱。如图3所示，对个中sinx旌旗灯号取绝对值及整形，如许一来，既便利了调试，也避免了干扰及比较器的滞后问题。

逻辑控制电路及运算模块重要完查对A／D转换模块的采样控制、读存储器（细分表）、运算输出细分正角榭雳等逻辑。全部模块由FPGA来实现。外围晶振供给10MHz的时钟，由分频模块进行分频，实现周期为2μs（知足体系最大年夜500kHz的反馈请求）的脉冲列作为采样控制旌旗灯号。在A／D转换模块完成采样转换并且转换停止旌旗灯号／INT为低电日常平凡，此时，卦限旌旗灯号及地址旌旗灯号在存储器的地址旌旗灯号线上有效，在FPGA内部经由逻辑断定后，发出读（／RD）敕令。攫取的数据经锁存后供给给后荣幸算模块，经断定运算后输出正交细分方波。
4　检测及检测结不雅

如图4所示，我们搭建了细分检测硬件平台，由标定系同一维平转台和同轴的圆光栅编码器构成。数显装配显示了标定转台实际转过的角度，同时，主机经由过程接口电路对细分方波进行计数并显示，经由多次测量，两显示值之间的差e≤1，即，小于等于一个当量，达到了设计目标。同时，经由过程伺服驱动的一维平转台体系及检测机构来定量地检测分析细分误差，初始地位：3′26．3″，末地位：2′50．7″，差值：3′26．3″－2′50．7″＝35．6″，36．0″－35．6″＝0．4″，结不雅如表1所示。

5　停止语

采取纯硬件的手段可以知足体系及时性的请求，采样速度为2μs。同时，采取该办法可以实现高倍频细分，知足大年夜多半体系对于两路正交反馈方波的需求，可以在光栅编码器旌旗灯号处理中采取。



参考文献
1　曾繁泰，陈美金．VHDL法度榜样设计．北京：清华大年夜学出版社，2001
2　徐志辉，徐光辉．CPLD／FPGA的开辟与应用．北京：电子工业出版社，2002
3　张善锺．计量光栅应用技巧．北京：机械工业出版社，19844　Alice EFischer，David W Eggert．Applied C：An Intro－duction and More．北京：电子工业出版社，2002　(end)